STAGE Ingénieur(e) Bac + 5 : Adaptation de l’environnement de vérification FPGA/ASIC numériques aux nouveaux outils de design comportementale et de vérification des SoC